



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08293164 A

(43) Date of publication of application: 05 . 11 . 96

(51) Int. CI

G11B 20/14 G11B 20/18 G11B 20/18

(21) Application number: 07095133

(22) Date of filing: 20 . 04 . 95

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:

TAKAHASHI TAKESHI


## (54) REPRODUCING DEVICE


# (57) Abstract:

PURPOSE: To obtain a better reliability by improving an error rate for the speeding-up and high densification.

CONSTITUTION: This device is provided with a first equalizing means 30 of a pertial response method (for example, PR4) and a second equilizing means 32 of an extended partial response method (for example, EPR4). And after a selection means 34 changes over the error rate to be lower and equalizes it, a decoding means 36 decodes a read data by means of a maximum likely hood detection.

COPYRIGHT: (C)1996,JPO





# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-293164

(43)公開日 平成8年(1996)11月5日

(51) Int.Cl.		識別記号	庁内整理番号	FΙ			技術表示箇所
G11B	20/14	341	9463-5D	G11B	20/14	341B	
	20/18	534	9558-5D		20/18	534A	
		570	9558-5D			570F	

# 審査請求 未請求 請求項の数15 OL (全 17 頁)


(21)出顧番号	特願平7-95133	(71)出顧人	000005223		
() ((	T-D = 1 (1005) 4 H00Fl		富士通株式会社		
(22)出顧日	平成7年(1995)4月20日		神奈川県川崎市中原区上小田中4丁目1番		
			1号		
		(72)発明者			
			神奈川県川崎市中原区上小田中1015番地		
			富士通株式会社内		
		(74)代理人	弁理士 竹内 進 (外1名)		
		1			

# (54) 【発明の名称】 再生装置

## (57) 【要約】

【目的】高速化と高密度化に対しエラーレートを良くし て信頼性を向上させる。

【構成】パーシャル・レスポンス方式(例えばPR4) の第1等化手段30と、拡張パーシャル・レスポンス方 式 (例えばEPR4) の第2等化手段30を設け、選択 手段34によりエラーレートが低くなる方に切り換えて 等化した後に、復号手段36で最尤検出によりリードデ ータを復号する。



I

#### 【特許請求の範囲】

【請求項1】ヘッドにより記憶媒体から読み取った読取信号が入力され、前記読取信号を等化する複数の等化手段と、

前記読取信号の復調に最適な等化手段を選択する選択手 段と、

前記選択手段により選択された等化手段から出力された 等化信号に基づいて前記記憶媒体の情報を復号する復号 手段と、を備えてなることを特徴とする再生装置。

【請求項2】ヘッドにより記憶媒体から読み取った読取 10 信号が入力され、前記読取信号を等化するパーシャル・レスポンス方式の第1等化手段および拡張パーシャル・レスポンス方式の第2等化手段と、

前記読取信号の復調に最適な等化手段を選択する選択手 段と、

前記選択手段により選択された等化手段から出力された 等化信号に基づいて前記記憶媒体の情報を復号する復号 手段と、を備えてなることを特徴とする再生装置。

【請求項3】請求項2記載の再生装置に於いて、前記選択手段は、各ヘッド毎にシリンダアドレスで分割された 20 前記第1等化手段又は第2等化手段の選択情報を登録した選択情報格納部を有し、リードアクセスで与えられたヘッド番号及びシリンダアドレスにより前記登録した選択情報を参照して第1又は第2等化手段を選択することを特徴とする再生装置。

【請求項4】請求項3記載の再生装置に於いて、前記選択情報登録部は、ヘッドによる孤立波形読取信号の半値幅に基づいて前記各等化手段の選択情報を格納したことを特徴とする再生装置。

【請求項5】請求項3記載の再生装置に於いて、前記選択情報登録部は、前記ヘッドによる孤立波形読取信号の半値幅をサンプリング周期で割った正規化線密度に基づいて前記各等化手段の選択情報を格納したことを特徴とする再生装置。

【請求項 6 】請求項 3 記載の再生装置に於いて、前記選択情報登録部は、前記読取信号のサンプリング周期が全シリンダアドレスで一定の場合、前記正規化線密度が規定値以下となるアウター側に前記第 1 等化手段の選択情報を格納し、前記正規化線密度が前記規定値を上回るインナー側に前記第 2 等化手段の選択情報を格納したことを特徴とする再生装置。

【請求項7】請求項3記載の再生装置に於いて、前記選択情報登録部は、読取信号のサンプリング周期がアウターからインナーに向かって複数に分割したシリンダゾーン毎に順次増加する場合、各シリンダゾーンで得られた孤立波形の半値幅をゾーン固有のサンプリング周期で割った正規化線密度が規定値以下の時は前記第1等化手段の選択情報を格納し、前記規定値を上回った時は前記第2等化手段の選択情報を格納したことを特徴とする再生装置。

【請求項8】請求項2記載の再生装置に於いて、前記第 1等化手段及び第2等化手段の前段に事前等化を行うフィルタ回路を有し、前記選択手段は、前記第1等化手段 又は第2等化手段の選択に応じて前記フィルタ回路のフィルタ定数を切り換えることを特徴とする再生装置。

【請求項9】請求項8記載の再生装置に於いて、前記選択手段は、第1等化手段又は第2等化手段の選択に応じて、前記フィルタ回路のカットオフ周波数とブーストを切り換えることを特徴とする再生装置。

【請求項10】請求項2記載の再生装置に於いて、前記第1等化手段及び第2等化手段の前段に設けた可変利得増幅回路の利得を制御する自動利得制御回路を有し、前記選択手段は、前記第1等化手段又は第2等化手段の選択に応じて、前記自動利得制御回路により一定レベルに保つ等化済み読取信号のサンプリング点を切り換えることを特徴とする再生装置。

【請求項11】請求項2記載の再生装置に於いて、等化 済み読取信号からタイミング用のクロック信号を生成す るタイミング制御回路を有し、前記選択手段は、前記第 1等化手段又は第2等化手段の選択に応じて、前記読取 信号のタイミング抽出点を切り換えることを特徴とする 再生装置。

【請求項12】請求項2記載の再生装置に於いて、前記 第1等化手段を選択した読出動作でエラーが発生した場 合は、第2等化手段の選択に切換えてリトライすること を特徴とする再生装置。

【請求項13】請求項2記載の再生装置に於いて、前記第2等化手段を選択した読出動作でエラーが発生した場合は、第1等化手段の選択に切換えてリトライすること30を特徴とする再生装置。

【請求項14】請求項2記載の再生装置に於いて、前記 ヘッドとして磁気抵抗素子を使用したことを特徴とする 再生装置。

【請求項15】ヘッドにより記憶媒体から読み取った読取信号が入力され、前記読取信号を等化する拡張パーシャル・レスポンス方式の第3等化手段および二重拡張パーシャル・レスポンス方式の第3等化手段と、

前記読取信号の復調に最適な等化手段を選択する選択手段と、

40 前記選択手段により選択された等化手段から出力された 等化信号に基づいて前記記憶媒体の情報を復号する復号 手段と、を備えてなることを特徴とする再生装置。

#### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、パーシャル・レスポンス最尤検出を用いてヘッド読取信号の復調する再生装置に関し、特に、パーシャル・レスポンス・クラス4の復調回路と拡張パーシャル・レスポンス・クラス4の復調回路を備えた磁気ディクス装置等の再生装置に関する。

50 【0002】近年、コンピュータの高速化と小型化が進

んでおり、コンピュータの外部記憶装置の主流を占める 磁気ディスク装置においても、同様に、高速化と小型化 の要求が強まっている。この要求を受けて磁気ディスク 装置の高速化と小型化を実現するため、高速転送を実現 するLSIの開発、高記録密度を達成するためのヘッド と磁気ディスク媒体の開発と改良が種々なされている。

3

【0003】このような磁気ディスク装置の高速転送と 高密度記録を達成するための手法として、近年、リード データの復調回路にパーシャル・レスポンス方式が開発 され、採用され始めているが、更に高速転送と高密度記 10 録のための改良が必要とされてきている。

## [0004]

【従来の技術】従来、磁気ディスク装置の復調回路とし て、ピーク検出回路を採用している。しかし、近年、回 路の高速化と磁気ディスク媒体の高密度化が進んだた め、ピーク検出の復調回路は限界に来ており、最近、パ ーシャル・レスポンス・クラス4最尤検出(以下「PR 4ML」という: Partial Response Class 4 Maximum L ikelihood)が使用され始めている。

【0005】しかし、PR4ML復調回路も磁気ディス 20 ク媒体の高密度化が更に進むと、最尤復号により一定の ビット誤り率 (エラーレート) を得るために必要な所要 S/N比を更に下げようとしても、限界がある。このP R4ML復調回路の性能を更に改善するものとして、拡 張パーシャル・レスポンス・クラス4最尤検出(以下 「EPR4ML」という: Extended Partial Response Class 4 Maximum Likelihood) が考え出されている。

#### [0006]

【発明が解決しようとする課題】しかしながら、現状の 磁気ディスク装置について、PR4ML復調回路とEP 30 R4ML復調回路を比較した場合、必ずしもEPR4復 調回路のエラーレートが低くなるというものではなく、 ヘッドやシリンダアドレスによって、PR4ML復調回 路の方がエラーレートが低くなる場合があった。

【0007】例えば書込クロック周波数を全シリンダア ドレスで一定とした定角速度記録(CAVR:Constant Angular Velocity Recording)の場合、周速度の高いア ウター側ではPR4ML復調回路の方がエラーレートが 低くなり、また周速度が低くなるインナー側ではEPR 4ML復調回路の方がエラーレートが低くなることが判 40 っている。

【0008】またシリンダをソーン分割し、ゾーン固有 の書込クロック周波数を使用した定密度記録(CDR: Constant Density Recording) の場合には、周速度の高 いアウター側ではEPR4ML復調回路の方がエラーレ ートが高い傾向にあり、周速度の低いインナー側では、 PR4ML復調回路の方がエラーレートが低くなる。本 発明は、このような背景に基づいて成されたもので、へ ッドやシリンダアドレスによってパーシャル・レスポン ス最尤復調回路(PRML)と拡張パーシャル・レスポ 50 0と、磁気記録系を拡張パーシャル・レスポンス・クラ

ンス最尤復調回路(EPRML)とで間にエラーレート の違いが出ることに着目し、復調回路にPRML復調回 路とEPRML復調回路の両方を設けて選択すること で、高速化と高密度化に対しエラーレートを更に改善し て信頼性を向上させた再生装置を提供することを目的と する。

#### [0009]

【課題を解決するための手段】図1は本発明の原理説明 図である。まず本願発明者は、例えばPR4ML復調回 路とEPR4ML復調回路におけるエラーレートの相違 が、ヘッドの読取波形の特性に依存しているものと判断 し、ヘッド読取波形の特性として、孤立波形の半値幅W 50と読取信号のサンプリング周期Tとの比で定義される 規格化線密度Kによって、最尤復号により一定のビット 誤り率(エラーレート)を得るために必要な所要S/N 比 [dB] を考察した。

【0010】規格化線密度Kは、孤立波形の振幅半値幅 をW50、信号サンプリング周期をTとすると、

#### K = W50/T

で与えられる。図1(A)は、規格化線密度Kに対する 所要S/N比の関係であり、K=1.3付近のP点を境 に、規格化線密度Kが低い部分ではPR4ML復調回路 の方が所要S/N比が低く、規格化線密度Kが高い部分 ではEPR4ML復調回路の方が所要S/N比が低くな る逆転現象が確認できた。

【0011】そこで、本発明は、ヘッド番号及び又はシ リンダアドレスに応じた孤立読取波形の振幅半値幅W50 を測定して規格化線密度Kを求め、これを図1 (A) の 特性に適用することで、例えばPR4ML復調回路とE PR4ML復調回路の内、所要S/N比率の低くなる 方、即ち低いエラーレートが得られる方に切り換えて復 調することを特徴とする。

【0012】即ち本発明は、ヘッドにより記憶媒体から 読み取った読取信号が入力され、読取信号を等化する複 数の等化手段と、読取信号の復調に最適な等化手段を選 択する選択手段と、選択手段により選択された等化手段 から出力された等化信号に基づいて記憶媒体の情報を復 号する復号手段とを備えてなることを基本とする。例え ば複数の等化手段として、読取信号を等化するパーシャ ル・レスポンス方式の第1等化手段と拡張パーシャル・ レスポンス方式の第2等化手段を設け、選択手段で読取 信号の復調に最適な等化手段を選択し、選択手段により 選択された等化手段から出力された等化信号に基づいて 復号手段が記憶媒体の情報を復号することを特徴とす

【0013】より具体的には、図1(B)のように、媒 体とヘッドを備えた磁気変換系をパーシャル・レスポン ス・クラス4 (PR4) の伝送系 (伝送チャネル) と見 做してヘッドからの読取信号を等化する第1等化手段3

ス4 (EPR4) の変換系と見做してヘッドからの読取信号を等化する第2等化手段32と、第1等化手段30 と第2等化手段32の内、エラーレートが低くなる最適な方を選択する選択手段48と、選択手段48により選択された第1等化手段30又は第2等化手段32からの等化信号に基づいてリードデータを最尤検出により復元する復号手段16を備えたことを特徴とする。

【0014】ここで選択手段48は、ヘッド毎又はヘッドとシリンダアドレス毎に第1等化器30又は第2等化手段32の内の最適な方を選択する選択情報を登録した 10選択情報登録部94を参照して第1等化手段30又は第2等化手段32を選択する。この選択情報登録部94には、ヘッドによる孤立波形読取信号の半値幅に基づいて第1等化手段30又は第2等化手段32の選択情報PR4又はEPR4を格納する。更に具体的には、ヘッドによる孤立波形読取信号の半値幅W50をサンプリング周期Tで割った正規化線密度Kに基づいて第1等化手段30又は第2等化手段32の選択情報PR4又はEPR4を格納する。

【0015】また選択情報登録部94は、読取信号のサンプリング周期が全シリンダアドレスで一定となる定角速度記録(CAVR)の場合、正規化線密度Kが規定値以下となるアウター側に第1等化手段30の選択情報PR4を格納し、正規化線密度Kが規定値を上回るインナー側に第2等化手段32の選択情報EPR4を格納する。更に、選択情報登録部94は、読取信号のサンプリング周期がアウターからインナーに向って複数に分割したシリンダゾーン毎に順次増加する定密度記録(CDR)の場合、各シリンダゾーンで得られた孤立波形の半値幅W50をゾーン固有のサンプリング周期Tで割った正規化線密度Kが規定値以下の時は第1等化手段30の選択情報PR4を格納し、正規化線密度Kが規定値を上回った時は第2等化手段32の選択情報EPR4を格納する。

【0016】また本発明のディスク装置は、第1等化手段30及び第2等化手段32の前段に事前等化を行うフィルタ手段26を備える。この場合、選択手段48は、第1等化手段30又は第2等化手段32の選択に応じてフィルタ回路26のフィルタ定数、即ちカットオフ周波数FcとブーストFbを切り換える。更にカットオフ周 40波数FcとブーストFbは、ヘッド番号とシリンダアドレスによっても切り換えられる。

【0017】また本発明のディスク装置は、第1等化手 段30及び第2等化手段32の前段に設けた自動利得増 幅手段20の利得を制御する自動利得制御手段22を備 える、この場合、選択手段48は、第1等化手段30又 は第2等化手段32の選択に応じて、自動利得制御手段 22により一定レベルに保つ等化済み読取信号のサンプ リング点を切り換える、

【0018】また本発明のディスク装置は、等化済み読 50 復調回路は、固定利得増幅器18、自動利得制御増幅器

取信号からタイミング用のクロック信号を生成するタイミング制御手段(VFO手段)40を備える。この場合、第1等化手段30又は第2等化手段32の選択に応じて、等化済み読取信号のタイミング抽出点を切り換える。また本発明のディスク装置はエラーリカバリーに好

る。また本発明のディスク装置はエラーリカバリーに好適であり、例えば第1等化手段30を選択した読出動作でエラーが発生した場合は、第2等化手段32の選択に切り換えてリトライする。また第2等化手段32を選択した読出動作でエラーが発生した場合は、第1等化手段30の選択に切り換えてリトライする。更に、本発明の

ディスク装置は、読取ヘッドを磁気抵抗素子を用いたM Rヘッドを使用する。

【0019】更に、本発明のディスク装置は、媒体とヘッドを備えた磁気変換系を拡張パーシャル・レスポンス (例えばEPR4) の伝送系と見做してヘッドからの読 取信号を等化する第2等化手段と、磁気変換系を二重拡 張パーシャル・レスポンス (例えばEEPR4) の伝送 系と見做して読取ヘッドからの読取信号を等化する第3 等化手段とを有し、選択手段でエラーレートが低くなる 最適な等化手段の方に切り換えて復調するようにしても よい。

#### [0020]

【作用】このような本発明のディクス装置によれば、例えばPR4等化手段とEPR4等化手段をもつ復調回路については、再生ヘッドの規格化線密度Kの値によって所要S/N比が逆転するという特性があることに着目し、リードアクセス時のヘッド番号とシリンダアドレスから、所要S/N比が低くなる最適な方の等化手段を選択して復調することで、高いエラーレイトを実現し、信頼性を向上することができる。

#### [0021]

30

【実施例】図2は本発明のディスク装置の一実施例を示したブロック図である。図2において、ヘッドIC回路 16に対しては、この実施例にあっては4つの復号ヘッド10-1~10-4を接続している。複合型ヘッド10-1~10-4のそれぞれは、リードヘッドとして動作するMRヘッド12-1~12-4と、ライトヘッド14-1~14-4を有する。MRヘッド12-1~12-4は磁気抵抗素子を使用しており、ヘッドIC回路 16により規定のセンス電流を流した状態で、ディスク 媒体に記録された情報の呼出しを行う。ライトヘッド14-1~14-4は、インダクティブヘッドが使用されている。

【0022】ヘッドIC回路16は、MPU48からのヘッド切換信号により、ライト動作の際にはライトヘッド14-1~14-4のいずれか1つを選択してディスク媒体に対する書込みを行い、またリード動作の際にはMRヘッド12-1~12-4のいずれか1つを選択してディスク媒体からの読取信号を出力する。リード系の復調回路は、固定利得増幅器18 自動利得制御機幅器

20、低域通過フィルタ26を備える。自動利得制御増 幅器20は自動利得制御回路22により利得制御され る。低域通過フィルタ26に対してはパラメータ設定回 路28が設けられ、フィルタ定数としてカットオフ周波 数FcとブーストFbを設定して最適なフィルタ特性に 調整できる。

【0023】低域通過フィルタ26に続いては、パーシ ャル・レスポンス・クラス4最尤検出に使用されるPR 4等化器(第1等化手段)30と、拡張パーシャル・レ スポンス・クラス4最尤検出の等化に使用されるEPR 10 る。 4等化器(第2等化手段)32が設けられる。ここでへ ッドおよび磁気ディスク媒体を含んだ磁気記録系におけ る変換多項式は、

 $h(D) = (1-D)(1+D)^{m}$ 

で表わされるパーシャル・レスポンス系と見做すことが できる。このパーシャル・レスポンス系は、線密度が大 きくなるにつれてmも大きくなり、m=1とした場合の パーシャル・レスポンス系をパーシャル・レスポンス・ クラス4といい、m2とした場合のパーシャル・レスポ ンス系を拡張パーシャル・レスポンス・クラス4と呼ん 20 でいる。

【0024】以下の説明で、パーシャル・レスポンス・ クラス4はPR4といい、拡張パーシャル・レスポンス ・クラス4はEPR4という。m=1となるPR4の変 換多項式は、

h(D) = (1-D)(1+D)

であり、PR4等化器30は、この変換多項式の(1+ D) の符号間干渉分を除去し、(1-D) のパーシャル ・レスポンス系の折り畳み符号と見做して、続いて設け られた最尤検出回路36により(1-D)パーシャル・ レスポンスの最尤ビタビ検出に従ったリードデータの復 元を行う。

【0025】一方、m=2としたEPR4の変換多項式 It.

 $h(D) = (1-D)(1+D)^{2}$ 

となる。そこでEPR4等化器32にあっては、この変 換多項式の(1+D) の波形等化を行う。その結果、 等化済みの読取信号はPR4等化器30の場合と同様、

(1-D) のパーシャル・レスポンス系となり、全く同 じ (1-D) のパーシャル・レスポンス系の最尤ビタビ 40 はEPR 4等化器 3 2 による等化済みの読取信号が入力 検出によりリードデータを復元することができる。

【0026】このPR4等化器30およびEPR4等化 器32としては、AD変換器と自動イコライザ回路の組 合せで構成される。自動イコライザ回路としては、外部 からタップ係数を制御可能なトランスバーサルフィルタ が使用される。 PR4等化器30とEPR4等化器32 に続いては、切換回路34が設けられる。切換回路34 は、選択手段としてのMPU48からの選択指示に基づ いて、そのときの読取信号の復調によるエラーレートが 回路34で切り換えられたPR4等化器30またはEP R4等化器32の等化出力は、復号手段としての最尤検 出回路36に与えられる。

【0027】最尤検出回路36は、磁気変換系を(1-D) のパーシャル・レスポンス系と見做したときの折り 畳み符号を対象に最尤ビタビアルゴリズムに従ってヒッ トデータを復調する。この最尤ビタビアルゴリズムによ る復号としては、アドコンペアセレクトによる検出や、 ダイナミックスレッショルドによる検出が知られてい

【0028】最尤検出回路36に続いては、RLLデコ ーダ回路38が設けられる。RLLデコーダ回路38 は、ライト系の変調回路側に設けたRLLエンコーダ回 路52に対応する。この実施例にあっては、RLL符号 として例えば(0,4;8,9;1)符号を使用してい る。ここでRLL符号は、系列Xを系列Yに変換したと きのビット情報Oの最小ランをd、最大ランをkで表わ すことにより、通常 (d, k) 符号と呼んでいる。これ を更に一般化すると、系列Xをn×iビットずつ、デー タ語と呼ばれる単位にブロック化し、このデータ語を所 定の符号化規則に従ってn×iシンボルの符号語に変換 する.

【0029】このときi=1としたものを固定長符号、 iが複数個選べる時つまりi≥1でimax =Rとして変 換したものを可変長符号という。このブロック化された 符号いわゆるブロック符号は、一般に

(d, k; m, n; r) 符号 と表現することができる。

【0030】このようなRLL符号としては、図2の実 30 施例で使用した(0,4;8,9;4)符号いわゆる8 /9RLL符号以外に、1/7RLL符号や2/7RL L符号がよく知られている。1/7RLL符号は、一般 系で表わすと(1,7:2,3:4)符号であり、また 2/7RLL符号は(2, 7;1, 2;4)符号とな

【0031】更にリード系の復調回路部には、タイミン グ制御のためのクロックパルスを発生するタイミング制 御回路としてのVFO回路40が設けられる。VFO回 路40には切換回路34を介してPR4等化器30また され、等化済み読取波形の予め定められたサンプリング ポイントを基準にクロック周波数のPLL制御を行って いる

【0032】このVFO回路40の制御に使用される等 化済み読取波形のサンプリングポイントは、PR4等化 器30を選択した場合とEPR4等化器32を選択した 場合とで異なり、この切換えはMPU 48からの切換指 示を受けた切換回路42によって行われる。このPR4 等化器30とEPR等化器32の切換えに伴う制御パラ 低くなる方の等化器を使用するように切り換える。切換 50 メータの変更は、自動利得制御回路22についてもMP

U48からの切換指示を受けた切換回路24によって行 われる。自動利得制御回路22には切換回路34を介し てPR4等化器30またはEPR4等化器32による等 化済み読取信号が入力され、等化済み読取波形の所定の サンプリングポイントを規定のAGCレベルとなるよう に自動利得制御増幅器20に対する利得制御を行う。

【0033】自動利得制御回路22における等化済み読 取波形の制御ポイントも、PR4等化器30を選択した 場合とEPR4等化器32を選択した場合とでは異な り、切換回路24で自動利得調整の制御ポイントを切り 換えている。RLLデコーダ回路38は、最尤検出回路 36から出力されたビットデータをRLL符号の逆変換 によりNRZデータに変換した後、シリアル/パラレル 変換回路44を通してパラレルNRZデータとして上位 装置に転送する。またシリアル/パラレル変換回路44 は、ライト動作の際に上位装置から転送されてきたパラ レルNRZデータをシリアルNRZデータに変換し、ラ イト系の変調回路部に出力する。

【0034】このライト系の変調回路部は、RLLエン コーダ回路52、プリコーダ回路54、ライトプリコン 20 ペンセート回路56、ライトFF回路58およびドライ バ回路60で構成される。RLLエンコーダ回路52 は、入力したNRZデータを、この実施例にあっては所 謂RLL8/9符号に変換し、プリコーダ回路54で1 / (1+D)変換を行い、ライトプリコンペンセート回 路56で書込補償を行った後、ライトFF回路58およ びドライバ回路60を通して、そのときヘッドIC回路 16で選択されているライトヘッド14-1~14-4 のいずれか1つによって磁気ディスク媒体への書込みを 行う。

【0035】MPU48は、上位装置からアクセスコマ ンドを受信して解読し、ライト動作またはリード動作を 行う。リード動作の際には、アクセスコマンドで指定さ れたヘッド番号HHとシリンダアドレスCCに基づい て、メモリ50に予め準備されているPR4等化器30 とEPR4等化器32を切り換えるための選択情報を参 照し、切換回路34により、いずれか一方の等化器出力 を最尤検出回路36に出力するようになる。

【0036】このPR4等化器30またはEPR4等化 器32の選択情報に基づき、同時に切換回路24により 自動利得制御回路22における制御ポイントの切換えお よびVFO回路40における切換回路42によるタイミ ング抽出点の切換えも同時に行う。図3は、図2のMP U48のプログラム制御により実現されるPR4等化器 30とEPR4等化器32の内の最適に等化ができる方 を選択する選択手段の機能を示した機能ブロック図であ

【0037】図3において、アクセスレジスタ92には リードコマンドにより指示されたヘッド番号HHとシリ ンダアドレスCCが格納される。選択手段としての復調 50

切換テーブル94には、ヘッド番号HHとシリンダアド レスCCで指定される2次元アドレスをエントリとして PR4等化器30の選択情報「PR4」とEPR4等化 器32の選択情報「EPR4」が予め登録されている。 【0038】したがって、アクセスレジスタ92にセッ トされたヘッド番号HHとシリンダアドレスCCの2次 元アドレスで復調切換テーブル94を検索することで、 出力レジスタ96にそのときの選択情報PR4またはE PR4を得ることができる。出力レジスタ96の選択情 報は切換指示部98に与えられ、切換回路34によりP R4等化器30とEPR4等化器32のいずれか一方の 使用に切り換え、またAGC切換回路24により、等化 済み読取波形の制御ポイントをPR4またはEPR4に

10

【0039】更に、入力レジスタ100にはアクセスレ ジスタ92のヘッド番号HHとシリンダアドレスCCに 加え、復調切換テーブル94より読み出した復調選択情 報PR4またはEPR4がセットされる。入力レジスタ 100は、ヘッド番号HH、シリンダアドレスCCおよ び復調選択情報の3つのアドレスをエントリとしたフィ ルタ定数テーブル102を検索する。

応じて切り換える。

【0040】フィルタ定数テーブル102には、各エン トリごとに図2の低域フィルタ26にセットするカット オフ周波数FcとブーストFbの値が予め登録されてい る。このため、入力レジスタ100にセットされたアド レスによるフィルタ定数テーブル100の検索で出力レ ジスタ104にヘッド番号HH,シリンダアドレスCC および復調選択情報PR4またはEPR4に対応したフ ィルタ定数を読み出し、パラメータ設定回路28により 図2の低域フィルタ26にセットして、フィルタ特性を 切り換える。

【0041】次に図2のPR4等化器30とEPR4等 化器32の切換えに使用する図3の復調切換テーブル2 4の作成の仕方を説明する。本願発明者によれば、同一 ヘッドで同一ディスク媒体の同一シリンダアドレスを復 調した場合、PR4等化器30による復調とEPR4等 化器32による復調とでは、所定のエラーレートを得る ための所要S/N比に違いが出ることが確認されてい る。これは実際の磁気変換系のパーシャル・レスポンス が予め想定した PR 4 や EPR 4 と 完全に一致しないこ とに起因している。

【0042】即ち、PR4やEPR4における符号間干 渉が正確にヘッドによる読取波形に現われず、ある程度 のずれが生ずることに起因している。そこで本発明にあ っては、ヘッドによる孤立波形の読取信号の半値幅W50 と信号のサンプリング周期Tとの比で与えられる規格化 線密度Kについて、最尤復号後に一定のビット誤り率 (エラーレート) を得るために必要なMRヘッド読取信 号のS/N比である所要S/N比を測定したところ、図

4に示す結果が一例として得られている。

30

【0043】図4にあっては、横軸に規格化線密度Kを 表わし、縦軸に所要S/N比を表わしている。実線の特 性曲線80がPR4等化器30を使用した場合であり、 破線の特性曲線82がEPR4等化器32を使用した場 合である 規格化線密度Kが小さい段階では、特性曲線 80によるPR4等化器30の方が所要S/N比が低く なり、EPR4等化器32の方が所要S/N比が高くな っている。

11

【0044】この状態から規格化線密度Kが増加してく ると、両者の差は縮まり、点84に対応したK=α(α =約1.3程度)を過ぎると逆転するようになる。そし て、規格化線密度Kが更に増加してくると、EPR4等 化器32の特性曲線82の所要S/N比がPR4等化器 30の特性曲線80を下回り、その度合は規格化線密度 Kが増加するほど広がるようになる。

【0045】この図4の特性から明らかなように、ヘッ ド読取信号の規格化線密度Kの値によって所要S/N比 がPR4復調方式とEPR4復調方式で異なることか ら、所要S/N比が小さくなるほうの復調回路に切り換 えるようにする。図5は、磁気ディスク媒体の全シリン 20 ダについてサンプリング周期Tが一定となる定角速度記 録(CAVR)におけるPR4とEPR4の選択の仕方 を図4の特性に基づいて表わしている。

【0046】まず磁気ディスクの全シリンダを対象に孤 立波形を書き込んだ後に読出して、孤立波形の半値幅W 50を測定する。この半値幅W50の測定結果は特性曲線8 6のようになる。即ち、孤立波形の半値幅は周速度の低 いインナー側で大きく、周速度が高くなるアウター側に 向かうほど低下する。ここでサンプリング周期Tは全シ リンダにつき一定であることから、規格化線密度Kは特 30 性曲線86の半値幅W50をサンプリング周期Tで割った 値となり、その結果、特性曲線88のように半値幅W50 の特性曲線86を平行移動したものとなる。

【0047】そこで図4の特性において、PR4による 所要S/NとEPR4による所要S/Nが逆転する点8 4の規格化線密度Κ=αとなるシリンダ位置を規格化線 密度の特性曲線88について求めると、点85で与えら れるシリンダ番号CC = βが得られる。したがって、図 3で使用する復調切換テーブル94の最も簡単な内容と しては、ヘッド番号HHはは無視し、シリンダアドレス 40 CCのみを図らから求めた点84のシリンダ番号CC= βと比較し、βよりアウター側のシリンダアドレスであ ればPR 4等化器30の選択情報「PR4」を格納し、 シリンダ番号CC=βよりインナー側であればEPR4 等化器32の選択情報「EPR4」を一律に格納した復 調切換テーブル94を作成すればよい。

【0048】しかしながら、図4および図5の各特性は ヘッドが異なると別の特性になる可能性があり、したが って図5のような単純に2つに分けた復調切換テーブル リンダゾーン番号の2次元アドレスで指定されるPR4 とEPR4の選択情報を格納した復調切換テーブル94 とすることが望ましい。

【0049】図6の復調切換テーブル94にあっては、 シリンダアドレスを所定シリンダ数単位にゾーン番号ス 1~2mで示すmソーンに分けており、各ゾーンにおい て、ヘッド番号HH1~HH4ごとに復調選択情報EP R4またはPR4を格納している。復調選択情報PR4 を格納するかEPR4を格納するかは、例えばゾーン番 10 号21を例にとると、ゾーン番号21の例えば中央のシ リンダにヘッドを位置決めして孤立波形を読み取って半 値幅W50を求め、この測定した半値幅W50をサンプリン グ周期Tで割って求めた規格化線密度Kにより図4を参 照し、所要S/N比の低い方の特性に基づいてPR4ま たはEPR4の選択情報を格納する。この結果、ヘッド 番号ごとにPR4等化器30とEPR4等化器32を切 り換えるゾーン番号が固有のものとなり、よりきめ細や かな復調切換えが可能となる。

【0050】図7は定密度記録(CDR)に使用する復 調切替テーブルを作成するためのパラメータの一覧を示 している。定密度記録の磁気ディスク媒体にあっては、 例えばゾーン番号Z1~Zmのmゾーンに分割し、各ゾ ーンごとに固有のクロック周期T1~Tmを決めてい る。クロック周期T1~Tmは最アウターのゾーン番号 21のクロック周期T1が最小であり、最インナーのゾ ーン番号Zmのクロック周期Tmが最大となる。

【0051】そして各ゾーン番号21~2mについて、 代表シリンダもしくは複数シリンダの平均値などにより ヘッド読取波形の半値幅W1~Wmを測定する。そして 半値幅W1~Wmをそれぞれのゾーンにおけるクロック 周期T1~Tmで割って、規格化線密度K1~Kmを求 める。このようにして規格化線密度K1~Kmをゾーン ごとに求めたならば、規格化線密度K1~Kmにより図 4の特性を参照し、特性曲線80,82のうち所要S/ N比の小さい方の特性曲線を与えるPR4またはEPR 4を選択情報として獲得し、図6と同様なシリンダゾー ン番号Z1~Zmとヘッド番号HH1~HH4の2次元 アドレスで決まる位置に、求めた復調選択情報PR4ま たはEPR4を格納する。

【0052】これ以外の復調切換テーブル94の作成方 法としては、ディスク媒体の全シリンダにエラーレート 測定用のパターンを予め記録し、続いてヘッド番号とシ リンダアドレスを順次指定しながらヘッド読取波形をP R4等化器30とEPR4等化器32で切り換えなが ら、それぞれにおける最尤検出回路36のエラーレート を測定し、エラーレートの低い方の等化器の選択情報を 格納すればよい。

【0053】また、復調切換テーブルを使用せずにPR 4等化器30とEPR4等化器32を切り換えることも 94とするよりは、例えば図6のようにヘッド番号とシ 50 できる。即ち、通常状態にあっては固定的にPR4等化

器30に切り換えており、この状態でもしリードエラー が発生したならば、EPR4等化器32に切り換えてリ カバリーする方法である。このようなリードエラーに対 するリカバリー方法として使用する場合には、復調切換 テーブル94は必要ない。

【0054】次に、図2のPR4等化器30とEPR等 化器32の切換えに伴う切換回路24による自動利得制 御回路22の切換えと、切換回路42によるVFO回路 40の切換えを説明する、図8はPR4等化が施された 理想的な孤立読取波形であり、図9はEPR4等化が施 された同じく理想的な孤立読取波形である。図8のPR 等化波形にあっては、ビーク波形の両側の点68と70 がサンプリング点となるように波形66の等化、即ち (1+D) 等化が行われる。通常、PR4等化器30に は前段に低域フィルタ26による事前等化が組み合わさ

れており、低域フィルタ26により図8の波形66に近 くなるような事前等化を行った後、PR4等化器30に よる等化が行われる。 【0055】同様に図9のEPR等化についても、前段 の低域フィルタ26で等化波形72に近くなるように事 20 前等化を行った後、EPR4等化器32による等化で点 74、76、78がサンプリング点にくるように波形7

2の等化が行われる。自動利得制御回路22による等化 波形の制御点は、図8のPR等化波形66の場合、サン プリング点68,70である。これに対し図9のEPR 等化波形72の場合には、ピークのサンプリング点76 となる。

【0056】一方、VFO回路40によるタイミング制 御のためのタイミング抽出点は、図8のPR等化波形6 6の場合は、サンプリング点68と70の間隔が図示の 30 クロック信号のクロック周期となるようにPLL回路を 動作する。即ち、サンプリング点68の電圧レベルとサ ンプリング点70の電圧レベルを比較し、両者のレベル 差を零とするようにPLL回路の動作が行われる。

【0057】これに対し図9のEPR波形72について は、サンプリング点74と78の間隔が図示のクロック 信号の周期となるようにPLL動作を行う。即ち、サン プリング点74とサンプリング点78の電圧レベルの差 を零とするようにPLL動作が行われることになる。図 10は、図2の実施例におけるリード動作のフローチャ 40 ートである。

【0058】図10において、まずステップS1で、上 位装置から発行されたリードコマンドを解析し、ステッ プS2で、ヘッド番号HHおよびシリンダアドレスCC を認識し、図示しないサーボ制御部によるボイスコイル モータの駆動でアクチュエータを駆動して、ヘッドを指 定されたシリンダアドレスに移動させるシーク動作を、 ステップS3で起動する、

【0059】このシーク動作中にステップS4で、ヘッ ド番号HHおよびシリンダアドレスCCに基づいた復調 50 識し、ステップS3でシーク動作を開始する。シーク中

切換テーブル94の参照でPR4等化器30またはEP R4等化器32を切換え選択する。続いてステップS5 で、そのとき選択したPR4等化器30またはEPR4 等化器32に対応し、パラメータ設定回路28によるフ ィルタ定数の切換え、自動利得制御回路22に対する制 御点の切換え、VFO回路40に対するタイミング抽出 点の切換えを行う。

【0060】以上の切換えが済むと、ステップS6でシ ーク完了を待っており、シーク完了を判別すると、ステ ップS7でリード動作を行う。このリード動作で正常に リードデータが得られれば、エラー発生なしとして正常 終了する。もしステップS8でエラー発生が判別される と、ステップS9でリトライ動作を行う。このリトライ 動作についても、ステップS10でエラー発生の有無を チェックし、再度エラーが発生すれば、ステップS11 で、リトライ回数が所定のn回に達したか否かチェック し、リトライ回数がn回であればステップS12に進

【0061】ステップS12にあっては、現在PR4等 化器30に切り換わっているか否かチェックし、現在P R4等化器30に切り換わっていれば、ステップS13 でEPR4等化器32に切り換える。勿論、EPR4等 化器32への切換えに伴い、パラメータ設定回路28、 自動利得制御回路22およびVFO回路40の切換えも 同時に行われる。

【0062】またステップS12で現在PR4等化器3 Oでなければ、EPR等化器32に切り換わっているこ とから、ステップS14で、PR4等化器30に切り換 える。この場合も、自動利得制御回路22、パラメータ 設定回路28およびVFO回路40についても、PR4 等化器30に対応した状態に切り換える。このステップ S13またはステップS14による復調切換え後、ステ ップS15で再度リトライ動作を行う。もしリードエラ 一が、復調回路の選択が適切でないことにより起きてい たとすると、ステップS13またはS14による復調切 換えで所要S/N比が改善され、ステップS16で、リ トライ動作についてエラーが起きず、正常終了となる。 【0063】ステップS15の復調切換え後のリトライ 動作についても、ステップS16でエラー発生が判別さ れた場合には、ステップS17でn回のリトライ動作が 判別されるまで、ステップS15のリトライ動作を繰り 返し、それでもエラーが回復できない場合には異常終了 とする。図11のフローチャートは、本発明によるリー ド動作の実施例であり、セットアップ時にPR4等化器 30を固定的に選択しておき、リードエラーの発生時に EPR4等化器32に切換えてリカバリすることを特徴

【0064】まずステップS1でリードコマンドを解析 し、ステップS2でヘッド番号とシリンダアドレスを認

とする。

15

のステップS 3ではテーブル参照により低域通過フィルタ26に最適なフィルタ定数を設定する。このとき復調回路は、PR 4 等化器 3 0に切換られている。ステップ5でイークが完了すると、ステップS 6 でリード動作を行うが、リード動作につきステップS 7 でエラー発生が判別されると、ステップS 8 ~ S 1 0 で n 下位のリトライを行い、それでもエラーが回復しない場合は、ステップS 1 1 で E PR 4 等化器 3 2 の切換状態でステップ 1 2 ~ S 1 4 でリトライを行い、エラー回復を図る。

【0065】図12は本発明のディスク装置の他の実施例を示したブロック図であり、この実施例にあっては、リード系の復調回路にEPR4等化器(第2等化器)32とEEPR4等化器(第3等化器)46を設けて、エラーレートが低くなる方に切り換えて復調するようにしたことを特徴とする。EPR4等化器32は磁気変換系を拡張パーシャル・レスポンス・クラス4と見做して(1+D)<sup>2</sup>の等化を行っている。これに対しEEPR4等化器46はパーシャル・レスポンス系をm=3とした場合であり、この場合の変換多項式は

 $H(D) = (1-D) (1+D)^{3}$ 

となる。したがって、EEPR4等化器46は(1+D) <sup>1</sup> 等化を行うことになる。

【0066】この場合にもEPR4等化器32およびEEPR4等化器46の等化出力は(1-D)のパーシャル・レスポンス系となり、最尤検出回路36は(1-D)のパーシャル・レスポンス系の最尤ビタビアルゴリズムでよい。また最尤検出回路36に続いて設けたPLLデコーダ回路としては、この実施例にあっては、1/7RLLデコーダ回路62を組み合わせている。この1 30/7RLLデコーダ回路62は、ライト系の変調回路に設けた1/7RLLエンコーダ回路64に対応している。

【0067】更に、パラメータ設定回路28、自動利得制御回路22およびVFO回路40についても、EPR4等化器32とEEPR4等化器46のそれぞれの理想等化波形に対応したサンプリング点、AGC制御点およびタイミング抽出点の切換機能が設けられる。EEPR4等化波形は図9のPR4等化波形72のサンプリング点を40設定するようになる。

【0068】尚、図11の実施例にあっては、EPR4とEEPR4による最尤検出の復調に1/7RLL符号を組み合わせているが、この他にEPR4とEEPR4の最尤検出による復号に2/7RLL符号を組み合わせることもできる。勿論、これ以外のRLL符号を適宜に組み合わせてもよい、また上記の実施例は、PR4MLとEPR4MLについて、等化器による(1+D)等化と(1+D2)等化を切換え、最尤検出回路は(1-

16

化器を使用せずに、( $1-D^1$ )の折畳み符号を直接復号する PR4 最尤検出回路と、( $1+D-D^2+D^3$ )の折畳み符号を直接復号する EPR4 最尤検出回路を設け、これらを切換えるようにしてもよい。

【0069】また上記の実施例は、PR4とEPR4、またEPR4とEEPR4の等化を例にとっているが、拡張の度合、及びパーシャル・レスポンスのクラスについては、必要に応じて適宜の組合せができる。更に、3つ以上の等化手段を設けて最適な等化手段を選択するようにしていもよい。更にまた、本発明は実施例に示した数値による限定は受けない。

#### [0070]

【発明の効果】以上説明してきたように本発明によれば、複数の等化手段を設け、ヘッドの読取波形の特性に応じてエラーレートを低くできる最適な方の等化手段を選択することで、所要S/N比をより低くした復調が実現でき、高速化および高密度化されたディスク装置のエラーレートの向上に大きく寄与する。

【0071】また、リードエラーが発生したときのリカ 20 バリーのために異なったパーシャル・レスポンス系の復 調に切り換えることで、従来、救済できなかったエラー をリカバリーでき、装置の信頼性を大きく向上できる。

### 【図面の簡単な説明】

【図1】本発明の原理説明図

【図2】 PR4復調とEPR4復調を切り換える本発明 の実施例を示したブロック図

【図3】図2のMPUで実現されるPR4とEPR4の 復調切換機能のブロック図

【図4】規格化線密度に対する所要S/N比の関係をP R4復調とEPR4復調について示した特性図

【図5】クロック周期が一定となるCVARでのシリンダ番号に対する半値幅と規格化線密度の関係を示した特性図

【図6】図5の特性図に基づく復調切換テーブルの説明 図

【図7】定密度記録(CDR)におけるシリンダゾーン 番号、クロック周期、半値幅及び規格化線密度の関係を 示した説明図

【図8】 PR4の等化済み読取波形におけるサンプリング点、AGC制御点、タイミング制御抽出点の説明図【図9】 EPR4の等化済み読取波形におけるサンプリング点、AGC制御点、タイミング制御抽出点の説明図【図10】本発明の処理動作を示したフローチャート【図11】本発明の処理動作の他の実施例を示したフローチャート

【図12】EPR4復調とEEPR4復調を切り換える 本発明の実施例を示したブロック図

#### 【符号の説明】

10-1~10-4:複合型ヘッド

D) の折畳み符号を復元する共通回路としているが、等 50 12-1~12-4:MRヘッド (リードヘッド)

(10)

特開平8-293164

17

14-1~14-4:ライトヘッド

16:ヘッドIC回路 18:固定利得増幅器

20:自動利得制御增幅器 22:自動利得制御回路 24:AGC用切換回路

26:低域通過フィルタ 28:パラメータ設定回路

30: PR4等化器 (第1等化手段) 32: EPR4等化器 (第2等化手段)

3 4 : PR 4 / EPR 4 切換回路 3 6 : 最尤検出回路(復号手段)

38: R L L デコーダ回路

40: VFO回路 (タイミング制御回路)

42:VFO切換回路

18

44:シリアル/パラレル変換回路

48:MPU (選択手段)

50:メモリ

52:RLLエンコーダ回路

54:プリコーダ回路

56:ライトプリコンペンセート回路

58:ライトFF回路60:ライトドライバ回路

92:アクセスレジスタ

10 94:復調切換テーブル (選択情報登録部)


96,104:出力レジスタ

98:切換指示部 100:入力レジスタ

102:フィルタ定数テーブル

【図4】


規格化線密度に対する所要S/N比の関係をPR4復調とEPR4復調について




【図8】

【図9】

PR4の等化済み聴取迹形におけるサンプリング点、AGC制御点、タイミング 制御抽出点の説明図




EPR4の等化済み読取波形におけるサンプリング点、AGC制御点、タイミング制御抽出点の説明図




【図1】


# 本発明の原理説明図

(A)






【図2】




[図3]
図2のMPUで実現されるPR4とEPR4の復調切換機能のブロック図



【図5】

# クロック周期が一定となるCVARでのシリンダ番号に対する半値幅と規格化線 密度の関係を示した特性図



【図6】

# 図5の特性図に基づく復調切換テーブルの説明図

	9 4				
			<b>\$</b>		
	ヘッド番号	٠			
	シリンダ ゾーン番号	HHI	HH2	нн з	HH 4
†	21	PR4	PR4	PR4	PR4
]	Z 2	PR4	PR4	PR4	PR4
ア ウ タ	Z 3	PR4	PR4	PR4	PR4
7	Z 4	PR4	PR4	PR4	EPR4
	2.5	PR4	EPR4	PR4	EPR4
	Z 6	EPR4	EPR4	EPR4	EPR4
	Z 7	EPR4	EPR4	EPR4	EPR4
	•	•		•	•
	i :	•		•	
	1 :		1 :	:	i :
	1 .				
1				•	•
インナ	•			•	
ፓ 	2m-1	EPR4	EPR4	EPR4	EPR4
ļ	Zm	EPR4	EPR4	EPR4	EPR4

【図7】


# 定密度記録(CDR)におけるシリンダゾーン番号、クロック周期、半値幅及び 級格化線密度の関係を示した説明団

	ゾーン番号	クロック展期	半值幅	規格化線密度
7	<b>Z</b> 1	TI	Wı	К 1
アウタ	Z 2	Т2	W 2	К 2
Ì	Z 3	T 3	W۵	К3
•	Z 4	T4	₩4	K4
	Z 5	T 5	W 5	K 5
	Z 6	T 6	W 6	K 6
	Z 7	T7	W 1	K 7
	:	:	•	1:
			•	1 :
ļ		:		
マインナ	Zm-1	Tm-1	Wm-1	Km-1
7	Zm	Tm	Wm	Km

. . . . . . . . . . .

【図10】

# 本発明の処理動作を示したフローチャート



【図11】 本発明の処理動作の他の実施例を示したフローチャート

